PMOS版圖設計裝置的制作方法

PMOS版圖設計

版圖設計是按照設計的要求和工藝條件，選擇合適的尺寸，確定器件幾何圖形，進行合理的布局和連線，構成電路總版圖，并按照工藝流程設計出一套光刻掩膜版。正確、良好的版圖設計，不僅是實現電路功能所必需，而且對成品率、集成度以及電路性能都有很大的影響。PMOS版圖設計

版圖設計必須考慮三個原則：

①最有效地利用晶片面積；

②保證電路各方面的性能滿足設計指標的要求；

③保證有較高的成品率。

為了達到這些目的，必須仔細研究各種布圖方案，力求達到最佳。

目前中、小規模集成電路的版圖設計往往憑借實踐經驗，靠人工完成，而大規模和超大規模集成電路的版圖設計要采用計算機作輔助。這里就中、小規模集成電路版圖設計的基本知識作些介紹。

1、版圖基本尺寸的規定

在繪制版圖時，作圖的尺寸（包括四層掩膜圖形尺寸）是必須認真考慮的。從提高集成度考慮，作圖的尺寸當然愈小愈好，但要受到電學性能和工藝水平的限制。電學性能的限制，一般是指器件的漏源擊穿特性、鋁引線的最大電流密度以及引起寄生晶體管擴散條之間的最小間隙等等。工藝水平的限制主要指制版精度、前道工藝水平及光刻套準精度。PMOS版圖設計。當然尺寸的規定不是一成不變的，而是隨著工藝水平的提高而不斷縮小的。例如，較早的PMOS常規工藝，溝道的最小長度一般設計為8~12μm，而目前先進的NMOS工藝，溝道長度L已縮小到2μm左右，甚至更小。

下面僅就PMOS常規工藝水平的圖形尺寸的原則規定，分別作些介紹，以作入門參考。

（1）溝道最小尺寸的確定

上面講到的MOS器件設計，給出了管子的寬長比。如何來確定溝道最小長度L，應從三個方面來考慮。

a、實際工藝水平。

b、源漏穿通電壓。在第一章中講到，L縮短，穿通電壓下降。為了保證源漏穿通電壓大于MOS管的工作電壓，要求，如果襯底濃度，則要求溝道最小寬度為：

當然，電路的工作電壓減小，可以降低要求，L就可以減小。

c、由于源漏區橫向擴散的影響，會使實際的溝道長度要比版圖上畫出的小。一般橫向擴散的長度取擴散結深，所以實際的溝道長度應為：

如果結深為2μm，實際溝道長度選為8μm，則繪制版圖時，源漏間距應是12μm。

（2）一般圖形尺寸

① 作圖標記 為了使作圖清楚，在同一圖上分清擴散區、柵區、引線孔、鋁引線條等四塊光刻掩膜圖形，一般各個區域都用不同的線條做標記。圖5-3為1977年部頒發的MOS電路作圖標記。

②尺寸規定 其它還有圖形（或壓點）與劃片區的最小間隙為160~200μm；兩塊電路間距為520~600μm。

在圖5-4中，其中是后道工藝對電路尺寸的限制，如測試探針和熱壓焊點的大小，必須保證測試和壓焊所需的面積；PMOS版圖設計。又如用金剛刀劃片，每個電路芯片之間必須保證有足夠的間距；此外，壓點與壓點之間必須有一定的間隙，以保證壓焊點相鄰的金屬絲不造成短路等等。

（3）擴散條間距的選定

MOS電路的擴散區主要是負載管的漏區（包括電源擴散區），倒相器兩器件的公用擴散區，輸入管的源區（包括接地擴散區）以及二個或三個晶體管的共用擴散區等等。在布圖中，首先希望擴散區的布局能節省晶片面積，因此擴散區要均勻密集地分布在晶片上面，并充分利用共用擴散區。其次，擴散區的布局（包括器件的排布）要有利于鋁引線的布局，使鋁引線在版面上均勻分布，而不致疏密不均。第三，擴散區的布局還須避免寄生效應。如兩擴散條間距很近，當鋁線通過擴散區上面的厚氧化層時，會引起“場致反型晶體管”，如圖5-5所示。這種寄生效應會引起嚴重的漏電或兩擴散區穿通，增加電路的功耗和影響電路的性能。

場致反型晶體管的形成與兩擴散區之間的距離有關。因為它的場致反型閥值電壓不僅與氧化層厚度有關，而且與兩擴散區間距L有關（實際L就是寄生晶體管溝道長度）。下表給出了不同工值的數值；

可見，在一些易于產生寄生效應的區域，兩擴散區之間距離應適當加寬，最小間距為12μm。由于溝道的形成實際是漸近的過程，即使電壓比小得很多，也仍會有溝道漏電存在，所以設計中必須注意。PMOS版圖設計。消除寄生效應，通?？刹捎靡韵聝蓚€辦法：

①鋁線避開兩擴散區的間隙；

②增大擴散條的間隙，如圖5-6所示。

2、器件圖形考慮

（1）一般器件圖形

器件圖形設計與擴散區的布局是分不開的。對于電路中倒相器的兩個器件尺寸，布圖時可有各種圖形。一般來說，圖形要簡單，占用面積要小，所布圖形要有利于發揮電路的性能。

對于共柵漏的負載器件，值>1的情況，圖形是很簡單的，如圖5-7（a）所示。

對于值<1的情況，根據電路具體布圖可靈活設計，一般常用圖形如圖5-7（b）和（c）所示。

對于輸入器件來說，較小尺寸很簡單，較大尺寸的圖形常見的有“L”形及“梳狀”形，如圖5-8所示。

（2）柵保護器件圖形

在整個電路的版圖中，還包括柵保護器件，第一章中介紹了四種柵保護器件的形式。這里介紹兩種經常采用的PMOS電路的柵保護器件圖形。

圖5-9所示為柵覆蓋保護二極管圖形。這種器件有一個相當長的邊界，并且在二極管后面加了一個串聯擴散電阻，以保證有較大的電流泄漏容量。

圖5-10所示為柵調制保護二極管圖形。

這兩種器件，由于在PN結上制備了帶有接地鋁引線的薄氧化層，使二極管的反向擊穿電壓比一般二極管降低20~30V，所以實際擊穿電壓在40~60V的范圍內。

3、鋁引線布局原則

引線布局俗稱“布線”，它是在決定了各器件于電路版中的位置后，用鋁引線將各器件按電路的要求聯結起來，這就是內部布線；PMOS版圖設計。另外還有輸入、輸出、電源和接地壓點的外部布線。

鋁引線布局通常應注意以下幾點：

①應盡可能道免寄生效應 高壓線（輸出點D）或電源線，一般應遠離輸入器件源、漏及柵極。

②連線電阻越小越好 可以適當加寬鋁條，一般可用12~16μm。為了減小引線電阻的影響，電源線和地線盡可能采用鋁線。但當無法采用鋁線時，可采用擴散區作引線，但必引線孔須注意擴散電阻對電路性能的影響。

③鋁引線應盡量避免使用長線 因為跨越的地方越多，產生針孔、斷裂的機會也越多。當不可避免地一定要使用長引線時，鋁線的條寬和厚度要適當增加。

④兩線交叉時的隧道引線 隧道引線又稱為原氧化層底下的擴散隱埋引線，這種擴散引線條與擴散源漏區同時做成，如圖5-11所示。采用隧道引線，一般讓低壓（如接地線）經鋁線引出，以免高壓在薄氧化層上引起不良的泄漏影響。而高壓線一般從擴散線引出。

4、繪制總圖

根據給定的設計指標，計算出了電路中各器件的幾何尺寸，再根據繪圖的一些基本原則和規定，就可以著手設計和繪制電路的版子總圖（即掩膜復合圖），從而得到電路的光刻掩膜版。

（1）排版草圖 一塊性能優良的電路復合版，不是一次就能畫好的。在正式畫制版圖以前，必須先繪制電路版子的草圖。

 其主要目的是：第一，大致安排一下各器件的位置；第二，畫出內引線的連接圖形，應避免內引線相互跨越；第三，確定輸入和輸出端引線的走向。在得到了一個滿意的布局以后。再正式畫制總圖。

下面以某廠生產的4×3與非門PMOS電路（正邏輯規定）為例（如圖5-12所示），作些簡要的介紹。

對所有的電路來說，必須有輸入、輸出、電源、接地這些引出端。在這塊電路中，共有4組與非門，每組有3個輸入端，1個輸出端，再加上公共的電源及接地端，所以總共有18個引出端。

各引出端的排列應符合標準化。PMOS版圖設計。對于扁平陶瓷封裝，它的管腳排列及編號如圖5-13所示。這種P溝道系列電路，電源接第18腳，地線接第9腳，輸入、輸出端的排列如圖中所示。這種4×3與非門電路，各組都是相同的，所以只要將一組中各管的位置編排好，按照對稱原則，就可以將四組的圖形編排在一塊完整的版子里。

（2）繪制版子總圖 版子總圖（即掩膜復合圖），根據制版工藝水平，一般采用放大200倍以上的作圖比例，因為在這樣的放大倍數情況下，最小尺寸的器件能夠精確的畫出來。根據排版草圖，把電路的平面布圖畫在坐標紙上，即獲得版子總圖。PMOS版圖設計。圖5-14所示4×3與非門總圖的四分之一。

總圖完成后，必須仔細地檢查和校對，特別是要注意以下幾個問題

①器件尺寸是否正確，各種尺寸是否符合原則要求；

②連線是否正確，對照電路進行校對；

③是否有漏點、漏線現象，版子差錯常常是忘了開引線孔或漏掉某些連線；

④是否有產生寄生MOS晶體管的地方；

⑤熱壓點排列是否符合封裝要求。

在總圖檢查無誤后，才可刻制分圖（光刻掩膜版），提供制版使用。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助